LADe.Expertise History

Show minor edits - Show changes to output

Changed line 15 from:
*** include three bulti-in 'switched source'
to:
*** include three bulti-in 'switched power supliers'
Changed line 29 from:
*** Special linear and not-linear filters
to:
*** Special linear and non-linear filters
Changed lines 14-15 from:
** We build the most complexed Integrated Circuit Board in a brazilian university.
*** include three bulti-in 'fontes chaveadas'
to:
** We built the most complexed Integrated Circuit Board already designed in a Brazilian university.
*** include three bulti-in 'switched source'
Changed line 18 from:
* Video Compression/Descompression  (MPEG-4 , H.264)
to:
* Video Compression/Decompression  (MPEG-4 , H.264)
Changed lines 1-19 from:
!!Competências

* Projetos VLSI/SoC

->Sucesso em primeira rodada do mais complexo chip brasileiro.

* Projetos de IP cores
** Interfaces padrão OCP-IP e AMBA
** Verificação funcional VeriSC, sabemos fazer testbench antes do RTL sem escrever código extra
** Usamos Ferramentas Synopsys, Altera, Cadence e temos também conhecimento de ferramentas Mentor
** Simulação, Síntese, layout

* Sistemas Embarcados
** Projetamos a Placa de Circuito Impresso mais complexa do Brasil
*** inlcui 3 fontes chaveadas embutidas
*** FPGA BGA de 672 pinos

* Compressão/Descompressão de Vídeo (MPEG-4 , H.264)
->Conhecimento aprofundado dos padrões
to:
!!Expertise

* VLSI/SoC Design

-> Award-winning, first-pass MPEG-4 processor IP core that is one of the most complex VLSI designs ever developed in Brazil.

* IP cores Design and Project
** OCP-IP e AMBA Interfaces
** VeriSC Functional Verification, testbench's before RTL without extra-code written
** Synopsys, Altera, Cadence Support Tools. There is also knowledge about Mentor Tools
** Simulations, Synthesis and layout

* Embedded Systems
** We build the most complexed Integrated Circuit Board in a brazilian university.
*** include three bulti-in 'fontes chaveadas'
*** FPGA BGA with 672 pins

* Video Compression/Descompression  (MPEG-4 , H.264)
->Deep knowledge about standards
Changed lines 22-49 from:
->Usando técnicas de
** Criação própria de ASIP (Aplication Specific Intruction Processor)
** Codificação eficiente em máquinas de estados finitos
** Baixo consumo de energia

* Processamento de imagens
** Filtros
*** Filtros especiais lineares e não-lineares
** Reconhecimento de Formas
*** Deteção de Bordas
*** Extração de vértices
*** Casamento de padrões
** Reconhecimento de Textura
*** Extração de fundo
->Usando técnicas de
** Transformação de algoritmos em ponto flutuante para ponto fixo
** Cicuitos lógicos dedicados
** Processamento em tempo real (30 imagens por segundo ou mais
)

* Processamento de voz
** Reconhecimento de Fala
** Reconhecimento de locutor
->Usando técnicas de
** Quantização Vetorial
** Cadeias de Markov

*
TV Digital
** Hardware para set-top box.
to:
->Based on
** Own creation about ASIP (Aplication Specific Intruction Processor)
** Efficient coding within Finite State Machines
** Energy - Low Power

* Image Processing
** Filters
*** Special linear and not-linear filters
** Pattern Recognition
*** Edge Detection
*** Vortex Extraction
*** Pattern Matching
** Texture Recognition
*** Background Extraction
->Based on
** Algorithm transformation from flutuant to fixed point
** Dedicated Logic circuits
** Real time processing (30 frames per second or higher )

* Voice Processing
** Speech Recognition
** Speaker Recognition
->Based on
** Vector Quantization
** Markov Chain

* Digital
TV
** Set-top box hardware.
November 23, 2007, at 02:46 PM by 150.165.75.229 -
Changed lines 15-17 from:
to:
*** inlcui 3 fontes chaveadas embutidas
*** FPGA BGA de 672 pinos

Changed lines 22-26 from:
to:
->Usando técnicas de
** Criação própria de ASIP (Aplication Specific Intruction Processor)
** Codificação eficiente em máquinas de estados finitos
** Baixo consumo de energia

Added line 29:
*** Filtros especiais lineares e não-lineares
Changed lines 31-40 from:
to:
*** Deteção de Bordas
*** Extração de vértices
*** Casamento de padrões
** Reconhecimento de Textura
*** Extração de fundo
->Usando técnicas de
** Transformação de algoritmos em ponto flutuante para ponto fixo
** Cicuitos lógicos dedicados
** Processamento em tempo real (30 imagens por segundo ou mais)

Changed line 42 from:
** REconhecimento de Fala
to:
** Reconhecimento de Fala
Changed lines 44-47 from:
to:
->Usando técnicas de
** Quantização Vetorial
** Cadeias de Markov

November 23, 2007, at 02:35 PM by 150.165.75.229 -
Changed lines 5-6 from:
Sucesso em primeira rodada do mais complexo chip brasileiro.
to:
->Sucesso em primeira rodada do mais complexo chip brasileiro.
Changed line 17 from:
Cnhecimento aprofundado dos padrões
to:
->Conhecimento aprofundado dos padrões
November 23, 2007, at 02:34 PM by 150.165.75.229 -
Added lines 21-24:
* Processamento de imagens
** Filtros
** Reconhecimento de Formas

November 23, 2007, at 02:34 PM by 150.165.75.229 -
Added lines 1-26:
!!Competências

* Projetos VLSI/SoC

Sucesso em primeira rodada do mais complexo chip brasileiro.

* Projetos de IP cores
** Interfaces padrão OCP-IP e AMBA
** Verificação funcional VeriSC, sabemos fazer testbench antes do RTL sem escrever código extra
** Usamos Ferramentas Synopsys, Altera, Cadence e temos também conhecimento de ferramentas Mentor
** Simulação, Síntese, layout

* Sistemas Embarcados
** Projetamos a Placa de Circuito Impresso mais complexa do Brasil

* Compressão/Descompressão de Vídeo (MPEG-4 , H.264)
Cnhecimento aprofundado dos padrões
** MPEG-4 Simple Profile
** H.264 (MPEG-4 AVC) High Profile

* Processamento de voz
** REconhecimento de Fala
** Reconhecimento de locutor

* TV Digital
** Hardware para set-top box.