Mudancas Recentes - Buscar:

Principal 

 Objetivos  
 Ementa  
 Livros

OAC

LOAC

Professores: 

  JOSEANA
  ELMAR

CONTATO

CRÉDITOS

editar



Regime remoto

Nesta lista estão as atividades de cada aula. As atividades chamadas "síncronas" estão listados na forma de links para gravações destas atividades síncronas. As atividades são colocados nesta lista quando tiro eles da página Principal, onde coloco a atividade do dia.

Atividades nos meses de novembro de 2021 a abril de 2022

  1. Apresentação da disciplina - Chat
  2. Apresentação da disciplina (continuação) e Inversor no Falstad - Chat
  3. Portas elementares usando transistores - Chat
  4. A causa do consumo de energia na computação - Chat
  5. eficiência energética de FPGA - Chatflakey
  6. SystemVerilog - Introdução - Chat
  7. SystemVerilog e acesso remoto a placa FPGA - Chat
  8. Simulação de SystemVerilog - Chat
  9. por dentro de uma FPGA - Chat
  10. exercícios individuais de circuitos combinacionais
  11. ciruitos combinacionais aritméticos - Chat
  12. oscilador em anel como gerador de sinal de relógio - Chat
  13. Flip-Flop tipo D (devido a um erro do professor, a gravação estava desativada)
  14. circuito síncrono básico: contador - Chat
  15. circuito síncrono básico: registrador - Chat
  16. circuito síncrono básico: dúvidas - Chat
  17. Tempo e relógio em cicuitos síncronos - Chat
  18. Máquina de estados finitos - Chat
  19. Memória - Exemplo de máquina de estados passo-a-passo - Chat
  20. Dúvidas Simulação, Memória, e Máquina de estados - Chat
  21. LP1 - Chat
  22. LP2 - Chat
  23. addi - Chat
  24. Estudo do código fonte da implementação do RISC-V sem instrução - Chat
  25. lw e sw - Chat

Atividades nos meses de junho a outubro do ano 2021

  1. Apresentação da disciplina - Chat
  2. Inversor no Tinkercad - Chat
  3. Inversor CMOS na protoboard real, portas elementares CMOS no TinkerCAD - Chat
  4. Interconectar portas lógicas CMOS integradas no TinkerCAD - Chat
  5. Simulador de esquemático Falstad - Chat
  6. Consumo de energia - Chat
  7. Consumo de energia - Chat
  8. apresentar FPGA - Chat
  9. Systemverilog - Chat
  10. Systemverilog - Chat
  11. Exercício Systemverilog - Chat
  12. Exercícios Lógica combinatória e Display de 7 segmentos
  13. Vista lógica e física de um circuito na FPGA, dúvidas sobre exercícios HDL - Chat
  14. Divisão; dúvidas sobre exercícios HDL - Chat
  15. Robô IoT; Pralelismo; Divisão; dúvidas sobre exercícios HDL - Chat
  16. Flip-flop e oscilador em anel - Chat
  17. Plágio e Atraso em circuitos sequenciais - Chat
  18. Systemverilog: comb vs. ff - Chat - top.sv
  19. Circuitos sequenciais baseados em contadores
  20. máquina de estados - Chat
  21. Exercício Máquina de estados
  22. Pipelining e Máquina de estados - Chat
  23. Programar em C - Chat
  24. Programar em assembly e em binário - Chat
  25. addi - Chat
  26. lw - Chat
  27. sw e beq - Chat
  28. beq e I/O - Chat
  29. I/O - Chat
  30. interrupção - Chat

Atividades nos meses de fevereiro a junho do ano 2021

  1. Apresentação da disciplina - Chat
  2. Inversor no TinkerCAD - Chat
  3. Porta lógica CMOS
  4. Interconectar portas lógicas - Chat
  5. Interconectas Portas lógicas
  6. Energia - Chat
  7. FPGA - Chat
  8. SystemVerilog - Chat
  9. Laboratório remoto - Chat
  10. Lógica combinatória usando Simulador SystemVerilog e Laboratório remoto de FPGA
  11. aula feriadada
  12. Circuitos combinatórios em FPGA - Chat
  13. HDL: Soma, Subtração e Multiplicação - Chat
  14. Faça você mesmo, usando lápis e papel, a divisão, em representação binária, do numero natural binário 100 (dividendo) pelo numero natural binário 111 (divisor). O resultado deve ser um numero binário fracionário com 5 bits fracionais, ou seja, você deve parar depois de ter conseguido calcular 5 bits fracionários. Entenda-se que um bit fracionário é um bit a direita da vírgula, ou seja, depois da vírgula. Coloque seu nome no papel, tire foto e envie para mim por email. Tudo que está no papel tem que ser manuscrito, ou seja, escrito ou desenhado usando o lápis na sua própria mão. As contas intermediárias para chegar ao resultado precisam ser claramente visíveis no papel. Estas contas intermediárias só podem usar representação binária.
  15. HDL: escrever código de qualidade em computação, complemento a 2, Divisão - Chat
  16. HDL: Divisão e paralelismo espacial - Chat
  17. HDL: Resiliência e Paralelismo espacial - Chat
  18. Flip FLop e oscilador em anel - Chat
  19. Construção de um oscilador em anel
    Medição de tempo de subida e descida e saída de flip-flops
    Saída de flip-flops e da corrente de alimentação
  20. Circuito sequencial síncrono em Systemverilog - Chat
  21. Período de clock e atrasos de de sinal em circuitos sequenciais síncronos - Chat
  22. Contador e slack - Chat
  23. Máquina de estados - Chat
  24. Exercício Máquina de estados
  25. C, assembly, e instruções de máquina - Chat
  26. addi parte 1 parte 2 - Chat

Atividades da ano 2020

  1. Apresentação da disciplina - Chat
  2. transistor MOSFET como chave
  3. Simulamos um inversor CMOS - Chat
  4. Simular uma porta CMOS
  5. Portas lógicas - Chat
  6. Simular conjuntos de portas lógicas
  7. Eficiência energética de computador servidor - Chat
  8. Servidor velho vs. Servidor novo
  9. FPGA para computação energeticamente eficiente - Chat
  10. Servidor velho vs. Servidor novo
  11. Resiliência na Computação - Chat
  12. Servidor velho vs. Servidor novo
  13. SystemVerilog - Chat
  14. Simular SystemVerilog - Chat
  15. HDL: construção de circuitos combinatórios
  16. Live de alunos mostrando simulador (sem gravação)
  17. ULA - Chat
  18. ULA, Soma, Subtração, Multiplicação e Divisão
  19. Tempo de atraso de sinais e do inversor - Chat
  20. Sinal de clock e flip-flop - Chat
  21. circuito sequencial síncrono - Chat
  22. Criar oscilador e circuito com 1 flop-flop e circuito com 2 flip-flops ou mais e 4 estados ou mais (só até 1:20), obrigatóriamente síncronas, obrigatóriamente só com flip-flop tipo D, feito no circuitlab ou Falstad circuit simulator
  23. velocidade de um circuito síncrono e always_ff - Chat
  24. paralelismo espacial, pipelining no Falstad, pizza, cadeia de montagem, máquina de estados sem entrada/saída em SystemVerilog - Chat
  25. Paralelismo espacial e Iteração com Paralelismo
  26. máquina de estados com entrada/saída em SystemVerilog - Chat
  27. Exercício Máquina de estados
  28. Wh não é W/h, a história da Intel, compilados e assembler para arquitetura Intel e RISC-V

Regime presencial

Metodologia

Experimentos individuais do aluno em protoboard e placa FPGA

LABORATÓRIOS

Aqui serão especificados os exercícios de laboratórios previstos. Os pesos para as notas presenciais são aproximativos e relativos a 100. Dependendo das aulas que efetivamente terão ocorridos eles precisarão ser ajustados para somar 80. Em função de imprevistos durante o decorrer da disciplina, e para sincronizar LOAC com OAC, poderão ocorrer mudanças na sequência dos exercícios bem como ajustes dos pesos. Todo ajuste de peso de aula já realizada só poderá passar para um peso maior, nunca menor. Dessa forma é possível calcular uma nota média mínima garantida no arquivo aval.txt.
  1. apresentação da disciplina, transistor MOSFET como chave - Peso 0
  2. Montagem: construir porta NOR usando transistores MOSFET - Peso 1
  3. Montagem: construir portas AND, OR e XOR usando portas NAND e NOR - Peso 1
  4. apresentação de FPGA para computação energeticamente eficiente - Peso 0
  5. HDL: construção de circuitos combinatórios - Peso 1
  6. HDL: decodificador para display de 7 segmentos - Peso 1
  7. HDL: somador e multiplicador em HDL - Peso 2
  8. HDL: elementos da série de Leibniz - Peso 2
  9. HDL: aula avançada do cálculo de elementos da série de Leibniz - Peso 2
  10. IoT: comandos AT e programar via conexão serial - Peso 1
  11. IoT: servidor HTTP - Peso 0
  12. IoT: sensor e servidor HTTP - Peso 3
  13. IoT: programar OTA - Peso 1
  14. Montagem: usando um flip-flop - Peso 1
  15. Montagem: construir um oscilador e usar no flip-flop - Peso 1
  16. HDL: implementar um contador - Peso 1
  17. Montagem: analisar sinais do oscilador e flip-flop no osciloscópio - Peso 3
  18. HDL: cálculo da aproximação de pi segundo Leibniz em FPGA - Peso 2
  19. HDL: cálculo da aproximação de pi usando pipelining, mais rápido do que PC programado em C - Peso 6
  20. HDL: implementar uma máquina de estados 1a - Peso 10
  21. RISC-V: compilação de C para código de máquina - Peso 1
  22. RISC-V: implementar a instrução addi - Peso 2
  23. RISC-V: implementar as instruções lw e sw - Peso 2
  24. RISC-V: implementar a instrução beq - Peso 2
  25. RISC-V: implementar uma instrução dada (tirinhas) 1a - Peso 6
  26. RISC-V: chamada de subrotina - Peso 1
  27. RISC-V: entrada/saída - Peso 1
  28. RISC-V: interrupção - Peso 2
  29. RISC-V: privilégios - Peso 2
  30. RISC-V: cache - Peso 2
  31. (n.a.) HDL: implementar uma máquina de estados 2a - Peso 10
  32. (n.a.) RISC-V: implementar uma instrução dada (tirinhas) 2a - Peso 6
© 2008 Profs. Elmar Melcher e Joseana Fechine. Monitores: Sergio Espinola e Fabricio Lelis - DSC/UFCG
Modificada em March 29, 2022, at 12:38 PM