Brazil-IP 2.0

O Brazil-IP 1.0 morreu, vive o Brazil-IP 2.0 !

O nome oficial do Brazil-IP 2.0 é PEM (Projetos para Excelência em Microeletrônica).

A iniciativa foi criada em 2016 por pesquisadores da UFCG, visando o estabelecimento de um modelo de formação de recursos humanos, pesquisa, desenvolvimento e inovação na área de microeletrônica no país, com foco principal na região nordeste. O PEM define diretrizes e metodologias para o estabelecimento de projetos em instituições públicos.

Na prática, a execução financeira dos projetos é feita de forma independente por cada instituição pública, mes sempre com execução técnica/acadêmica com base no modelo de referência estabelecida pela UFCG.

Uma significativa parte dos pesquisadores que participam hoje do PEM já projetaram chip que funciona, a maioria destes já participaram no Brazil-IP.

O projeto usa ferramentas profissionais da Synopsys e da Cadence.

Temos parceria com o projeto RFWild para o ensino de layout de chip.

Liaison com empresas: Marcos Caramelo / Venturus

UFCG campus Campina Grande

execução acadêmica: em andamento

Coordenador

Gutemberg Gonçalves dos Santos Júnior

Pesquisadores

Líder

Felipe Gonçalves Assis

Sublíderes

Equipe

Projeto: RISC-V.BR

Um SoC usando um processador RISC-V, com suporte dedicado para:

  • Comunicação
  • Criptografia
  • Controle

Links e Documentos relevantes

Linux Básico

Design of the RISC-V Instruction Set Architecture

The RISC-V Instruction Set Manual

IFPB campus Campina Grande

execução financeira: em andamento

Coordenador

Pesquisadores

Projeto

Controlador para Robô com:

  • interface para sensor de localização
  • controlador PID
  • interface para acionamento de motores

IFPB campus João Pessoa

Coordenador

Pesquisadores

UFAL campus Maceió

Material usado nos Treinamentos

II Treinamento

  1. Apresentação: Verificação Funcional - Testbench

Brazil-IP 1.0

Redes Sociais do Brazil-IP

Homepage

Wikipedia

Facebook

Twitter

Orkut

Apresentação

Formando Talentos em Projetos de Microeletrônica de Qualidade

Logomarca

Outdoor (131 MB)

Material usado nos Treinamentos Brazil-IP

II Treinamento

  1. Apresentação: Verificação Funcional - Testbench
  2. Apresentação: eTBc - Easy TestBench Creator
  3. Apresentação: SystemVerilog para Verificação Funcional com OVM
  4. Apresentação: SystemVerilog para descrição RTL
Material de referência
  1. DPCM
    1. Script
    2. TLN
    3. Testbench em SystemVerilog e BVM (Questa, IUS)
    4. Testbench em SystemVerilog e BVM (VCS) Δ
  2. Publicações
    1. Uma Metodologia de Verificação Funcional para Circuitos Digitais
    2. Geração semi-automática de Testbenches para Circuitos Integrados Digitais
    3. OVM_tpi de Rômulo
  3. Link do eTBc
  4. Outros:
    1. Testbench em SystemVerilog com "fifo de duas saídas" e passo "4b" (requer IUS 8.2 ou mais recente)
    2. Testbench em SystemVerilog com OVM gravando transações (requer IUS 8.2 ou mais recente)
    3. Testbench em SystemVerilog (IUS 8.1)
    4. Apresentação Brazil-IP

Metodologia em desenvolvimento

Imprensa

Internacional

  IP/SOC 2006 Best Design Paper Awards

  EETimes - Brazil design team joins IP silicon club

Brasil

BioTecnologia em Pauta: Sensor na UFCG detecta vírus em minutos
Projeto Brazil-IP em pauta: País entra na era do Silício

Sensor desenvolvido na UFCG realiza diagnóstico da dengue em 10 minutos